PCIE密碼卡
技術(shù)涉及一種基于PCle接口的密碼卡及該密碼卡的數(shù)據(jù)加密方法，涉及密碼卡及數(shù)據(jù)加密領(lǐng)域。目的在于解決現(xiàn)有的普通密碼卡密鑰存儲(chǔ)量小、數(shù)據(jù)傳輸延遲、響應(yīng)速度慢的問(wèn)題。ARM處理器和FPGA模塊通過(guò)高速片內(nèi)總線進(jìn)行互連，ARM處理器的存儲(chǔ)信號(hào)輸出輸入端與存儲(chǔ)模塊的存儲(chǔ)信號(hào)輸入輸出端連接，F(xiàn)PGA模塊的通信信號(hào)輸入輸出端與PCle接口的通信信號(hào)輸出輸入端連接，PCle接口與外部服務(wù)器連接。PCle接口接收外部服務(wù)器發(fā)送的業(yè)務(wù)處理請(qǐng)求包，并將業(yè)務(wù)數(shù)據(jù)存儲(chǔ)到FPGA模塊內(nèi)部的RAM中；FPGA模塊向ARM處理器請(qǐng)求業(yè)務(wù)權(quán)限并啟動(dòng)算法進(jìn)行加密運(yùn)算；ARM處理器通知FPGA模塊啟動(dòng)PCle接口將數(shù)據(jù)回傳至外部服務(wù)器。實(shí)現(xiàn)一個(gè)完整的密碼卡功能。
PCIE密碼卡
高速電路時(shí)鐘信號(hào)頻率較高，時(shí)鐘信號(hào)的抖動(dòng)、漂移、畸變對(duì)系統(tǒng)有很大影響，高速PCB的設(shè)計(jì)就要求信號(hào)波形受干擾要小。所以，要優(yōu)先考慮系統(tǒng)的時(shí)鐘分配和走線等問(wèn)題。高速時(shí)鐘信號(hào)要優(yōu)先布線，其中首要考慮系統(tǒng)的主時(shí)鐘信號(hào)線，走線要盡可能的短，走直線，且避免過(guò)孔，為防止時(shí)鐘與電源之間的干擾，時(shí)鐘信號(hào)也要避開電源部分。當(dāng)同一電路板上用到多個(gè)不同頻率的時(shí)鐘時(shí)，兩根不同頻率的時(shí)鐘線不能并行走線，而對(duì)于多個(gè)器件使用同一頻率時(shí)鐘信號(hào)，可采用蜘蛛型、樹狀型、分枝型時(shí)鐘分配網(wǎng)絡(luò)。
PCIE密碼卡
在高速密碼卡中,FPGA通過(guò)PCB板上晶振獲取66.66MHz時(shí)鐘，經(jīng)過(guò)FPGA內(nèi)部鎖相環(huán)后產(chǎn)生200MHz基本時(shí)鐘用作芯片2和芯片3的接口操作時(shí)鐘，然后經(jīng)過(guò)內(nèi)部分頻電路提供100MHz時(shí)鐘作為FPGA內(nèi)部的NiosII軟核和硬件電路的工作時(shí)鐘，分頻16MHz作為芯片2和芯片3的工作時(shí)鐘分頻20MHz作為芯片1和芯片4的工作時(shí)鐘。
以上信息由專業(yè)從事mPCIE加密卡供應(yīng)的國(guó)泰網(wǎng)信于2025/3/23 12:22:16發(fā)布
轉(zhuǎn)載請(qǐng)注明來(lái)源：http://www.chevaliers-et-troubadours.com/qyzx/bjgtwx-2850401743.html
